wire&reg

wire

• wire可以纯粹看作一根导线
• 注意：
  • 可以用于模块例化中的输入输出端口
  • 在模块声明时可以作为输入也可以作为输出
  • 在always@块中不能作为=或<=的左值
  • 是assign语句中左值的唯一合法类型
  • wire类型必须被其他东西驱动而不能用于存储数据

reg

• 与wire类似，但是能够存储信息，可以理解为寄存器
• 注意：
  • 在模块例化时，只能用作其输入
  • 可以在模块声明时作为输出而不能作为输入
  • 是always@块中作为=或<=左值的唯一合法类型
  • 是initial块中=左值的唯一合法类型
  • 不能作为assign语句的左值